7.6. Блок PLL с коэффициентом умножения от 1 до 31

Встроенный блок фазовой автоподстройки частоты (блок PLL) предназначен для синтеза повышенных частот системной синхронизации. Пользователь имеет возможность задать коэффициент умножения частоты от 1 до 31. Выходная частота f_OUT равна произведению входной f_IN на коэффициент умножения частоты PLL_FAC. Частота на выходе блока PLL не должна быть меньше 10 МГц.

f_OUT = f_IN · PLL_FAC

На вход блока PLL в качестве источника опорной частоты могут быть поданы следующие сигналы:

• Выходной сигнал внутреннего генератора частоты 2 МГц
• В 4 раза уменьшенный по частоте выходной сигнал внутреннего генератора частоты 32 МГц
• Выходной сигнал кварцевого генератора частоты 0.4…16 МГц
• Внешний сигнал синхронизации

Для разрешения работы блока PLL необходимо придерживаться следующей процедуры:

1. Разрешить работу источника опорной частоты.
2. Задать коэффициент умножения частоты и выбрать источник опорной частоты для блока PLL.
3. Дождаться установления источника опорной частоты.
4. Разрешить работу блока PLL.

После разрешения работы блока PLL, дальнейшее изменение его конфигурации невозможно. Таким образом, прежде чем выполнить запись новой настройки блока PLL, его необходимо отключить.

До момента установления сигнала источника эталонной частоты и перехода схемы ФАПЧ в режим захвата, использование блока PLL невозможно.

---

Главная - Микросхемы - DOC - ЖКИ - Источники питания - Электромеханика - Интерфейсы - Программы - Применения - Статьи